HD6432147SW datasheet(202/1140 Pages) RENESAS

202 / 1140 page

バスコントローラ

169

6.4

基本バスインタフェース

6.4.1

概要

基本バスインタフェースは、ROM、SRAM などの直結が可能です。

ABW

ビット、AST ビット、WMS1、WMS0、WC1、WC0 ビットによってバス仕様を選

択できます。

表 6.3 を参照してください。

6.4.2

データサイズとデータアライメント

CPU

およびそのほかの内部バスマスタのデータサイズには、バイト、ワード、ロングワ

ードがあります。バスコントローラは、データアライメント機能を持っており、外部空間

をアクセスするとき、上位側データバス（D15∼D8）を使用するか、下位側データバス（D7

∼D0）を使用するかを、アクセスするエリアのバス仕様（8 ビットアクセス空間か 16 ビ

ットアクセス空間）とデータサイズによって制御します。

（1）8 ビットアクセス空間

図 6.3 に、8 ビットアクセス空間のデータアライメント制御を示します。8 ビットアクセ

ス空間では、常に上位側データバス（D15∼D8）を使ってアクセスを行います。一回にア

クセスできるデータ量は 1 バイトで、ワードアクセスでは 2 回、ロングワードアクセスは

回のバイトアクセスを実行します。

D15

D8 D7

上位側データバス

下位側データバス

バイトサイズ

ワードサイズ

バスサイクル1回目

バスサイクル2回目

ロングワード

サイズ

バスサイクル1回目

バスサイクル2回目

バスサイクル3回目

バスサイクル4回目

図 6.3 アクセスサイズとデータアライメント制御（8 ビットアクセス空間）

HD6432147SW Datasheet(PDF) 202 Page - Renesas Technology Corp