HD6432147SW datasheet(236/1140 Pages) RENESAS

236 / 1140 page

データトランスファコントローラ（DTC）

203

たは DTCER の対応するビットをクリアします。

表 7.3 に起動要因と DTCER のクリアを示

します。

起動要因フラグは、例えば、RXI0 の場合、SCI0 の RDRF フラグになります。

表 7.3 起動要因と DTCER のクリア

起動要因

DISEL

ビットが 0 で、指定した回数の

転送が終了していないとき

DISEL

ビットが 1 のとき、または指定した

回数の転送が終了したとき

ソフトウェア

起動

SWDTE

ビットは 0 にクリア

・SWDTE ビットは 1 を保持

・CPU に割込みを要求

割込み起動

・DTCER の対応するビットは 1 を保持

・起動要因フラグは 0 にクリア

・DTCER の対応するビットは 0 にクリア

・起動要因フラグは 1 を保持

・起動要因となった割込みを CPU に要求

図 7.3 に、起動要因制御ブロック図を示します。詳細は、「第 5 章割込みコントロー

ラ」を参照してください。

内蔵周辺

モジュール

IRQ割込み

DTVECR

選

択

回

路

割込み

コントローラ

CPU

DTC

DTCER

クリア

制御

選択

割込み要求

要因フラグクリア

クリア

クリア要求

割込みマスク

図 7.3 DTC 起動要因制御ブロック図

割込みを DTC の起動要因に指定した場合、CPU のマスクレベルおよび割込みコントロ

ーラの優先順位の指定の影響を受けません。複数の起動要因が同時に発生した場合には、

デフォルトの優先順位にしたがって受け付けられ、DTC が起動されます。

HD6432147SW Datasheet(PDF) 236 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 236 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL