HD6432147SW datasheet(272/1140 Pages) RENESAS

272 / 1140 page

I/O ポート

239

8.4.2

レジスタ構成

表 8.8 にポート 3 のレジスタ構成を示します。

表 8.8 ポート 3 レジスタ構成

名称

略称

R/W

初期値

アドレス*

ポート 3 データ

ディレクションレジスタ

P3DDR

H'00

H'FFB4

ポート 3 データレジスタ

P3DR

R/W

H'00

H'FFB6

ポート 3 プルアップ MOS

コントロールレジスタ

P3PCR

R/W

H'00

H'FFAE

【注】

アドレスの下位 16 ビットを示しています。

（1）ポート 3 データディレクションレジスタ（P3DDR）

P37DDR

P36DDR

P35DDR

P34DDR

P33DDR

P30DDR

P32DDR

P31DDR

ビット

初期値

R/W

：

P3DDR

は、8 ビットのライト専用レジスタで、ポート 3 の各端子の入出力をビットごと

に指定します。リードは無効です。リードすると不定値が読み出されます。

P3DDR

は、リセットまたはハードウェアスタンバイモードでは、H'00 に初期化されま

す。ソフトウェアスタンバイモードでは、P3DDR は直前の状態を保持します。

（a）モード 1、2、3（EXPE＝1）

P3DDR

による入出力の方向は無視され、自動的にデータ入出力となります。

また、リセット、ハードウェアスタンバイモードまたはソフトウェアスタンバイモード

時には、データ入出力はハイインピーダンス状態になります。

（b）モード 2、3（EXPE＝0）

P3DDR

を 1 にセットすると対応するポート 3 の各端子は出力ポートとなり、0 にクリア

すると入力ポートになります。

HD6432147SW Datasheet(PDF) 272 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 272 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL