HD6432147SW datasheet(298/1140 Pages) RENESAS

298 / 1140 page

I/O ポート

265

8.10.2

レジスタ構成

表 8.20 にポート 9 のレジスタ構成を示します。

表 8.20 ポート 9 レジスタ構成

名称

略称

R/W

初期値

アドレス*

ポート 9 データディレクションレジスタ

P9DDR

H'40

／

H'00*

H'FFC0

ポート 9 データレジスタ

P9DR

R/W

H'00

H'FFC1

【注】

アドレスの下位 16 ビットを示しています。

モードによって、初期値が異なります。

（1）ポート 9 データディレクションレジスタ（P9DDR）

P97DDR

P96DDR

P95DDR

P94DDR

P93DDR

P90DDR

P92DDR

P91DDR

ビット

モード1

初期値

R/W

モード2、3

初期値

R/W

：

P9DDR

は、8 ビットのライト専用レジスタで、ポート 9 の各端子の入出力をビットごと

に指定します。リードは無効です。リードすると不定値が読み出されます。

P9DDR

は、リセットまたはハードウェアスタンバイモードでは、モード 1 の場合 H'40

に、

モード 2、

の場合 H'00 に初期化されます。

ソフトウェアスタンバイモードでは、

P9DDR

は直前の状態を保持します。

（a）モード 1、2、3（EXPE＝1）

P97

端子は、ウェイトモードの設定によりバス制御入力（WAIT）、IIC0 の入出力端子

（SDA0）または入出力ポートになります。入出力ポートの場合、P97DDR を 1 にセットす

ると出力ポート、0 にクリアすると入力ポートになります。

P96

端子は、P96DDR を 1 にセットするとφ出力端子、0 にクリアするとサブクロック

入力（EXCL）または入力ポートになります。

P95

∼P93 端子は、P95DDR∼P93DDR による入出力の方向は無視され、自動的にバス制

御出力（AS/IOS、HWR、RD）となります。

P92

∼P91 端子は、P92DDR∼P91DDR を 1 にセットすると出力ポート、0 にクリアする

と入力ポートになります。

HD6432147SW Datasheet(PDF) 298 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 298 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL