ЭЛЕКТРИЧЕСКИ СТИРАЕМОЕ ПЕРЕПРОГРАММИРУЕМОЕ ПЗУ
Чтение смещ ением (относительно
опорного напряжения)
Во время режима чтения порог напряжения ячейки памяти
сравнивается
с
опорным
напряжением.
На
выходе
компаратора возникает уровень логической "I" для ячейки, чей
порог выше, чем опора и логический "О" - для ячейки, чей
порог ниже опоры.
Тестовый байт
устанавливает
значения сдвига опорного
напряжения
в
положительном
или
отрицательном
направлении с тремя значениями: ±0.3 В. ±0.6 В. ±0.9 В.
Во время чтения смещением опорного напряжения сдвигом
опорного напряжения в положительную
сторону проводят
определение граничного напряжения для логических "1", а
сдвигом в отрицательную сторону - для логических "О". Это
определение граничного напряжения производится цифровым
образом только посредством IM-шины, при этом не нужно
переключать
напряжение
питания (заблокировать РАМР-
функцию).
Установка разрядов тестового байта
Величина сдвига
опорного
напряжения
7
6
5
4
3
2
1
0
+0.9 В
х
0
1
0
X
1
X
1
+0.6 В
х
0
1
0
X
0
X
1
+0.3 В
х
0
1
0
X
1
х
0
-0.3 В
х
1
1
0
X
0
X
0
-0.6В
х
0
1
1
X
0
X
0
-0.9В
х
1
1
1
X
0
X
0
Выключение избыточности
При установке бита 1 в тестовом байте, резервные
строки
не
могут
быть
доступны
ни
в
режиме
программирования, ни в любом режиме чтения, даже
если
дополнительные регистры
должным
образом
загружены. Эта функция тестового байта не оказывает
влияния на блочные операции программирования.
Выключение схемы формирования
внутреннего источника напряжения
программирования
Микросхема MDA2062 содержит так называемую РАМР-
схему для формирования внутреннего напряжения про-
граммирования.
Эта
схема
необходима
для
осуществления процесса записи/стирания ячеек памяти.
Установка бита 3 тестового байта блокирует эту схему
так,
что
внутренний
источник
напряжения
программирования, согласно временным диаграммам
(Рис. 7) сразу же отсоединяется от источника Vpo и
подключается к источнику Vp во время четвертого спада
(перехода с НИЗКОГО на ВЫСОКИЙ уровень) тактовой
частоты (1кГц) и отсоединяется от Vp источника и
заново
подключается к
источнику Урд
во время
четырнадцатого
спада
(перехода
с
НИЗКОГО на
ВЫСОКИ И уровень) тактовой частоты (1кГц) после
прихода последнего переднего фронта сигнала IMI,
запускающего программный цикл. Это делается для
того,
чтобы
внутренний
источник
напряжения
программирования
мог
подключаться
к
внешнему
источнику питания через вывод Vp.
Таблица 2. Режимы блочного программирования
Разряды адреса памяти
Режим
7
6
5
4
3
2
1
0
[DEC]
Примечание
Выбираются всебайты
1
X
х
х
X
X
0
х
128
Включая 8байт в резервных строках
Выбираются всечетныебайты
1
х
X
X
X
X
1
0
130
Резервные байты непредопределены,их следует определить
как четныебайты
Выбираются всенечетныебайты
1
1
1
131
Резервные байты непредопределены
Рис. 7. Временная диаграмма при отключенной схеме ф ормирования внутреннего источника напряжения
программирования
MDA2061/2062
231
English ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
