DP83815 datasheet(2/108 Pages) NSC

2 / 108 page

www.national.com

Table of Contents

1.0

Connection Diagram . . . . . . . . . . . . . . . . . . 4

1.1

144 LQFP Package (VNG) . . . . . . . . . . . . 4

1.2

160 pin LBGA Package (UJB) . . . . . . . . . . 5

2.0

Pin Description . . . . . . . . . . . . . . . . . . . . . . 6

3.0

Functional Description . . . . . . . . . . . . . . . 13

3.1

MAC/BIU . . . . . . . . . . . . . . . . . . . . . . . . . 14

3.1.1 PCI Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . 14

3.1.2 Tx MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

3.1.3 Rx MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

3.2

Buffer Management . . . . . . . . . . . . . . . . . 15

3.2.1 Tx Buffer Manager . . . . . . . . . . . . . . . . . . . . . . . . . 15

3.2.2 Rx Buffer Manager . . . . . . . . . . . . . . . . . . . . . . . . . 15

3.2.3 Packet Recognition . . . . . . . . . . . . . . . . . . . . . . . . 15

3.2.4 MIB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3.3

Interface Definitions . . . . . . . . . . . . . . . . . 16

3.3.1 PCI System Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3.3.2 Boot PROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3.3.3 EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3.3.4 Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3.4

Physical Layer . . . . . . . . . . . . . . . . . . . . . 18

3.4.1 Auto-Negotiation . . . . . . . . . . . . . . . . . . . . . . . . . . 18

3.4.2 Auto-Negotiation Register Control . . . . . . . . . . . . . 18

3.4.3 Auto-Negotiation Parallel Detection . . . . . . . . . . . . 18

3.4.4 Auto-Negotiation Restart . . . . . . . . . . . . . . . . . . . . 19

3.4.5 Enabling Auto-Negotiation via Software . . . . . . . . 19

3.4.6 Auto-Negotiation Complete Time . . . . . . . . . . . . . . 19

3.5

LED Interfaces . . . . . . . . . . . . . . . . . . . . . 19

3.6

Half Duplex vs. Full Duplex . . . . . . . . . . . 20

3.7

Phy Loopback . . . . . . . . . . . . . . . . . . . . . 20

3.8

Status Information . . . . . . . . . . . . . . . . . . 20

3.9

100BASE-TX TRANSMITTER . . . . . . . . . 20

3.9.1 Code-group Encoding and Injection . . . . . . . . . . . 21

3.9.2 Scrambler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

3.9.3 NRZ to NRZI Encoder . . . . . . . . . . . . . . . . . . . . . . 22

3.9.4 Binary to MLT-3 Convertor / Common Driver . . . . 22

3.10 100BASE-TX Receiver . . . . . . . . . . . . . . 23

3.10.1 Input and Base Line Wander Compensation . . . . 23

3.10.2 Signal Detect . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3.10.3 Digital Adaptive Equalization . . . . . . . . . . . . . . . . 25

3.10.4 Line Quality Monitor . . . . . . . . . . . . . . . . . . . . . . . 26

3.10.5 MLT-3 to NRZI Decoder . . . . . . . . . . . . . . . . . . . . 26

3.10.6 Clock Recovery Module . . . . . . . . . . . . . . . . . . . . 27

3.10.7 NRZI to NRZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

3.10.8 Serial to Parallel . . . . . . . . . . . . . . . . . . . . . . . . . . 27

3.10.9 De-scrambler . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

3.10.10 Code-group Alignment . . . . . . . . . . . . . . . . . . . . 27

3.10.11 4B/5B Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . 27

3.10.12 100BASE-TX Link Integrity Monitor . . . . . . . . . . 27

3.10.13 Bad SSD Detection . . . . . . . . . . . . . . . . . . . . . . 27

3.11 10BASE-T Transceiver Module . . . . . . . . 28

3.11.1 Operational Modes . . . . . . . . . . . . . . . . . . . . . . . . 28

3.11.2 Smart Squelch . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

3.11.3 Collision Detection . . . . . . . . . . . . . . . . . . . . . . . . 28

3.11.4 Normal Link Pulse Detection/Generation . . . . . . . 28

3.11.5 Jabber Function . . . . . . . . . . . . . . . . . . . . . . . . . . 29

3.11.6 Automatic Link Polarity Detection . . . . . . . . . . . . . 29

3.11.7 10BASE-T Internal Loopback . . . . . . . . . . . . . . . . 29

3.11.8 Transmit and Receive Filtering . . . . . . . . . . . . . . . 29

3.11.9 Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

3.11.10 Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

3.11.11 Far End Fault Indication . . . . . . . . . . . . . . . . . . . 29

3.12 802.3u MII . . . . . . . . . . . . . . . . . . . . . . . . 29

3.12.1 MII Access Configuration . . . . . . . . . . . . . . . . . . . 29

3.12.2 MII Serial Management . . . . . . . . . . . . . . . . . . . . 29

3.12.3 MII Serial Management Access . . . . . . . . . . . . . 30

3.12.4 Serial Management Access Protocol . . . . . . . . . 30

3.12.5 Nibble-wide MII Data Interface . . . . . . . . . . . . . . 30

3.12.6 Collision Detection . . . . . . . . . . . . . . . . . . . . . . . 31

3.12.7 Carrier Sense . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

4.0

4.1

Configuration Registers . . . . . . . . . . . . . . 32

4.1.1 Configuration Identification Register . . . . . . . . . . . 32

4.1.2 Configuration Command and Status Register . . . 33

4.1.3 Configuration Revision ID Register . . . . . . . . . . . 34

4.1.4 Configuration Latency Timer Register . . . . . . . . . 35

4.1.5 Configuration I/O Base Address Register . . . . . . . 35

4.1.6 Configuration Memory Address Register . . . . . . . 36

4.1.7 Configuration Subsystem Identification Register . 36

4.1.8 Boot ROM Configuration Register . . . . . . . . . . . . 37

4.1.9 Capabilities Pointer Register . . . . . . . . . . . . . . . . 37

4.1.10 Configuration Interrupt Select Register . . . . . . . . 38

4.1.11 Power Management Capabilities Register . . . . . 38

4.1.12 Power Management Control and Status Register 39

4.2

Operational Registers . . . . . . . . . . . . . . . 40

4.2.1 Command Register . . . . . . . . . . . . . . . . . . . . . . . . 41

4.2.2 Configuration and Media Status Register . . . . . . . 42

4.2.3 EEPROM Access Register . . . . . . . . . . . . . . . . . . 44

4.2.4 EEPROM Map . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

4.2.5 PCI Test Control Register . . . . . . . . . . . . . . . . . . . 45

4.2.6 Interrupt Status Register . . . . . . . . . . . . . . . . . . . . 46

4.2.7 Interrupt Mask Register . . . . . . . . . . . . . . . . . . . . 47

4.2.8 Interrupt Enable Register . . . . . . . . . . . . . . . . . . . 49

4.2.9 Transmit Descriptor Pointer Register . . . . . . . . . . 49

4.2.10 Transmit Configuration Register . . . . . . . . . . . . . 50

4.2.11 Receive Descriptor Pointer Register . . . . . . . . . . 51

4.2.12 Receive Configuration Register . . . . . . . . . . . . . 52

4.2.13 CLKRUN Control/Status Register . . . . . . . . . . . . 53

4.2.14 Wake Command/Status Register . . . . . . . . . . . . 55

4.2.15 Pause Control/Status Register . . . . . . . . . . . . . . 57

4.2.16 Receive Filter/Match Control Register . . . . . . . . 58

4.2.17 Receive Filter/Match Data Register . . . . . . . . . . 59

4.2.18 Receive Filter Logic . . . . . . . . . . . . . . . . . . . . . . 60

4.2.19 Boot ROM Address Register . . . . . . . . . . . . . . . . 64

4.2.20 Boot ROM Data Register . . . . . . . . . . . . . . . . . . 64

4.2.21 Silicon Revision Register . . . . . . . . . . . . . . . . . . 64

4.2.22 Management Information Base Control Register

4.2.23 Management Information Base Registers . . . . . . 66

4.3

Internal PHY Registers . . . . . . . . . . . . . . . 67

4.3.1 Basic Mode Control Register . . . . . . . . . . . . . . . . 67

4.3.2 Basic Mode Status Register . . . . . . . . . . . . . . . . . 68

4.3.3 PHY Identifier Register #1 . . . . . . . . . . . . . . . . . . 69

4.3.4 PHY Identifier Register #2 . . . . . . . . . . . . . . . . . . 69

4.3.5 Auto-Negotiation Advertisement Register . . . . . . 69

4.3.6 Auto-Negotiation Link Partner Ability Register . . . 70

4.3.7 Auto-Negotiate Expansion Register . . . . . . . . . . . 71

4.3.8 Auto-Negotiation Next Page Transmit Register . . 71

4.3.9 PHY Status Register . . . . . . . . . . . . . . . . . . . . . . . 72

4.3.10 MII Interrupt Control Register . . . . . . . . . . . . . . . 74

4.3.11 MII Interrupt Status and Misc. Control Register . 74

4.3.12 False Carrier Sense Counter Register . . . . . . . . 75

4.3.13 Receiver Error Counter Register . . . . . . . . . . . . . 75

4.3.14 100 Mb/s PCS Configuration and Status Register 75

4.3.15 PHY Control Register . . . . . . . . . . . . . . . . . . . . . 76

4.3.16 10BASE-T Status/Control Register . . . . . . . . . . . 77

4.4

Recommended Registers Configuration . 78

5.0

Buffer Management . . . . . . . . . . . . . . . . . . 79

5.1

Overview . . . . . . . . . . . . . . . . . . . . . . . . . 79

5.1.1 Descriptor Format . . . . . . . . . . . . . . . . . . . . . . . . . 79

DP83815 Datasheet(PDF) 2 Page - National Semiconductor (TI)

DP83815 Datasheet(HTML) 2 Page - National Semiconductor (TI)

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL