HD6432148SW datasheet(121/1140 Pages) RENESAS

121 / 1140 page

MCU 動作モード

3.2.2

システムコントロールレジスタ（SYSCR）

CS2E

R/W

IOSE

R/W

INTM1

INTM0

R/W

XRST

RAME

R/W

NMIEG

R/W

HIE

R/W

ビット

初期値

R/W

：

SYSCR

は 8 ビットのリード／ライト可能なレジスタで、システム端子機能の選択、リ

セット要因のモニタ、割込み制御モードの選択、NMI 検出エッジの選択、周辺機能の端子

位置の選択、周辺機能のレジスタアクセスの制御、RAM のアドレス空間の制御を行いま

す。

ここでは、ビット 7、6、3、1、0 についてのみ説明します。これらのビットの詳細につ

いては、関連するモジュール（ホストインタフェース、バスコントローラ、ウォッチドッ

グタイマ、RAM など）の説明をあわせて参照してください。ビット 5、4、2 の詳細につ

いては「5.2.1

システムコントロールレジスタ（SYSCR）」を参照してください。

SYSCR

はリセットまたはハードウェアスタンバイモード時に、H'09 に初期化されます。

ソフトウェアスタンバイモードでは初期化されません。

ビット 7：チップセレクト 2 イネーブル（CS2E）

ホストインタフェースの制御端子（CS2）の配置を指定します。詳細は「

第 18 章ホ

ストインタフェース」を参照してください。H8S/2144 シリーズにはホストインタフェー

スは内蔵していませんので、本ビットは 1 にセットしないでください。

ビット 6：IOS イネーブル（IOSE）

拡張モード時の AS/IOS 端子の機能を制御します。

ビット 6

説明

IOSE

AS/IOS 端子はアドレスストローブ端子（AS）

（外部エリアアクセス時に Low 出力）

（初期値）

AS/IOS 端子は I/O ストローブ端子（IOS）

（アドレス H'(FF)F000∼H'(FF)FE4F*の指定アドレスアクセス時に Low 出力）

【注】

H8S/2148 F-ZTAT

の A マスク品および H8S/2147 F-ZTAT の A マスク品では、

H'(FF)F000

∼H'(FF)F7FF となります。

HD6432148SW Datasheet(PDF) 121 Page - Renesas Technology Corp

HD6432148SW Datasheet(HTML) 121 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL