HD6432148SW datasheet(122/1140 Pages) RENESAS

122 / 1140 page

MCU 動作モード

ビット 3：外部リセット（XRST）

XRST

はリセット要因を表わすビットです。リセットは外部リセット入力に加えて、ウ

ォッチドッグタイマを利用しているときには、ウォッチドッグタイマオーバフローにより

発生できます。XRST ビットはリード専用です。外部リセットにより 1 にセット、ウォッ

チドッグタイマオーバフローにより 0 にクリアされます。

ビット 3

説明

XRST

リセットがウォッチドッグタイマオーバフローで発生

リセットが外部リセットで発生

（初期値）

ビット 1：ホストインタフェースイネーブル（HIE）

ホストインタフェースのデータレジスタと制御レジスタ（HICR ､IDR1 ､ODR1､ STR1､

IDR2

､ODR2､STR2）、キーボードコントローラおよび入力プルアップ MOS の制御レジス

タ（KMIMR､KMPCR､KMIMRA）、8 ビットタイマ（チャネル X、Y）のデータレジスタ

と制御レジスタ（ TCRX/TCRY ､ TCSRX/TCSRY ､ TICRR/TCORAY ､ TICRF/TCORBY ､

TCNTX/TCNTY

､TCORC/TISR､ TCORAX､TCORBX）、タイマコネクションの制御レジス

タ（TCONRI､TCONRO､TCONRS､SEDGR）の、CPU アクセスを制御します。

ビット 1

説明

HIE

アドレス H'(FF)FFF0∼H'(FF)FFF7、H'(FF)FFFC∼H'(FF)FFFF のエリアは、8 ビ

ットタイマ（チャネル X、Y）のデータレジスタと制御レジスタおよびタイマコ

ネクションの制御レジスタの CPU アクセスを許可

（初期値）

アドレス H'(FF)FFF0∼H'(FF)FFF7、H'(FF)FFFC∼H'(FF)FFFF のエリアは、ホ

ストインタフェースのデータレジスタと制御レジスタ、キーボードコントローラ

および入力プルアップ MOS の制御レジスタの CPU アクセスを許可

HD6432148SW Datasheet(PDF) 122 Page - Renesas Technology Corp