EBJ41HE4BAFA

Data Sheet E1256E40 (Ver. 4.0)

11

Note :

1. DQ wiring may be changed within a nibble.

* D0 to D35: 1G bits DDR3 SDRAM

Address, BA: A0 to A15, BA0 to BA2

Command: /RAS, /CAS, /WE

U1: 256 bytes EEPROM

Rs1: 15

9

Rs2: 22

9

Rs3: 36

9

Rs4: 120

9

Rs5: 240

9

Register: SSTE32882

/CS0

/CS1

BA

Address

Command

CKE0

CKE1

ODT0

ODT1

/RCS0_A -> /CS0: SDRAMs D0 to D3, D8 to D12, D17

/RCS0_B -> /CS0: SDRAMs D22 to D25, D31 to D34

/RCS1_A -> /CS1: SDRAMs D18 to D21, D26 to D30, D35

/RCS1_B -> /CS1: SDRAMs D4 to D7, D13 to D16

R

E

G

I

S

T

E

R

/

P

L

L

/RESET

/RESET: SDRAMs D0 to D35

/RESET

CK0

RBA_A -> BA0 to BA2: SDRAMs D0 to D3, D8 to D12, D17 to D21, D26 to D30, D35

RBA_B -> BA0 to BA2: SDRAMs D4 to D7, D13 to D16, D22 to D25, D31 to D34

RAddress_A -> A0 to A13: SDRAMs D0 to D3, D8 to D12, D17 to D21, D26 to D30, D35

RAddress_B -> A0 to A13: SDRAMs D4 to D7, D13 to D16, D22 to D25, D31 to D34

RCommand_A -> /RAS, /CAS, /WE: SDRAMs D0 to D3, D8 to D12, D17 to D21, D26 to D30, D35

RCommand_B -> /RAS, /CAS, /WE: SDRAMs D4 to D7, D13 to D16, D22 to D25, D31 to D34

RCKE0_A -> CKE: SDRAMs D0 to D3, D8 to D12, D17

RCKE0_B -> CKE: SDRAMs D22 to D25, D31 to D34

RODT0_A -> ODT: SDRAMs D0 to D3, D8 to D12, D17

RODT0_B -> ODT: SDRAMs D22 to D25, D31 to D34

RCKE1_A -> CKE: SDRAMs D18 to D21, D26 to D30, D35

RCKE1_B -> CKE: SDRAMs D4 to D7, D13 to D16

RODT1_A -> ODT: SDRAMs D18 to D21, D26 to D30, D35

RODT1_B -> ODT: SDRAMs D4 to D7, D13 to D16

PCK0_A -> CK: SDRAMs D0 to D3, D8 to D12, D17

PCK0_B -> CK: SDRAMs D4 to D7, D13 to D16

PCK1_A -> CK: SDRAMs D18 to D21, D26 to D30, D35

PCK1_B -> CK: SDRAMs D22 to D25, D31 to D34

/CK0

Par_In

/Err_Out

/PCK0_A -> /CK: SDRAMs D0 to D3, D8 to D12, D17

/PCK0_B -> /CK: SDRAMs D4 to D7, D13 to D16

/PCK1_A -> /CK: SDRAMs D18 to D21, D26 to D30, D35

/PCK1_B -> /CK: SDRAMs D22 to D25, D31 to D34

A2

Serial PD

SDA

A0

A1

/EVENT

/EVENT

SCL

SA0

SA1

SA2

SDA

SCL

U1

VDDSPD

SPD

VREFDQ

SDRAMs (D0 to D35)

VTT

VREFCA

SDRAMs (D0 to D35)

VDD

SDRAMs (D0 to D35)

VSS

SDRAMs (D0 to D35), SPD

D1

D2

D3

D4

Register

D5

D6

D7

D0

D9

D10

D11

D8

D17

D12

D13

D14

D15

D16

Address, command and control line

D28

D29

D30

D18

D35

D27 D19

D20

D26

D21

D22

D25

D32

D34

D23

D24

D31

D33

Teminated at near

card edge

CK1

/CK1

Block Diagram (2)