 |
Electronic Components Datasheet Search |
|
|
Electronic Components Datasheet Search |
|
HD6432147SW Datasheet(PDF) 157 Page - Renesas Technology Corp |
|
|
|||||||||||||||||||||||||||||
HD6432147SW Datasheet(HTML) 157 Page - Renesas Technology Corp |
|
|
157 / 1140 page  5. 割込みコントローラ 124 5.2 各レジスタの説明 5.2.1 システムコントロールレジスタ（SYSCR） 7 CS2E 0 R/W 6 IOSE 0 R/W 5 INTM1 0 R 4 INTM0 0 R/W 3 XRST 1 R 0 RAME 1 R/W 2 NMIEG 0 R/W 1 HIE 0 R/W ビット 初期値 R/W ： ： ： SYSCR は 8 ビットのリード／ライト可能なレジスタで、ビット 5、4、2 は割込み制御モ ードの選択、NMI の検出エッジの選択を行います。 ここでは、ビット 5、4、2 についてのみ説明します。その他のビットの詳細については 「3.2.2 システムコントロールレジスタ（SYSCR）」を参照してください。 SYSCR はリセットまたはハードウェアスタンバイモード時に、H'09 に初期化されます。 ソフトウェアスタンバイモードでは初期化されません。 ビット 5、4：割込み制御選択モード 1、0（INTM1、INTM0） 割込みコントローラの割込み制御モードを 4 つのモードの中から選択します。 INTM1 ビットは、1 にセットしないでください。 ビット 5 ビット 4 割込み 説 明 INTM1 INTM0 制御モード 000 I ビットで、割込みを制御します。 （初期値） 11 I 、UI ビットと ICR で、割込みを制御します。 102 本 LSI では使用できません 13 本 LSI では使用できません ビット 2：NMI エッジセレクト（NMIEG） NMI 端子の入力エッジ選択を行います。 ビット 2 説 明 NMIEG 0 NMI 入力の立ち下がりエッジで割込み要求を発生 （初期値） 1 NMI 入力の立ち上がりエッジで割込み要求を発生 |
|
Link URL |
| Does ALLDATASHEET help your business so far? [ DONATE ] |
About Alldatasheet | Advertisement | Contact us | Privacy Policy | Link to Datasheet | Link Exchange | Manufacturer List All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
English ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
