TMS320UC5405 datasheet(7/77 Pages) TI

7 / 77 page

Figures

October 2002 − Revised October 2004

SPRS199B

List of Figures

Figure

Page

2−1

143-Terminal GQW and ZQW Ball Grid Array (Bottom View)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−1

Block Diagram of the TMS320UC5405

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−2

TMS320UC5405 Memory Map

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−3

TMS320UC5405 External Memory Paging Scheme

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−4

Processor Mode Status (PMST) Register

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−5

Software Wait-State Register (SWWSR) [Memory-Mapped Register (MMR) Address 0028h]

. . .

3−6

Software Wait-State Control Register (SWCR) [MMR Address 002Bh]

. . . . . . . . . . . . . . . . . . . . . . .

3−7

Bank-Switching Control Register (BSCR) [MMR Address 0029h]

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−8

HPI8 Memory Map

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−9

DMA Memory Map

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−10

IFR and IMR Registers

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−1

TMS320UC5405 DSP Device Nomenclature

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−1

1.8-V Test Load Circuit

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−2

Internal Oscillator With External Crystal

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−3

External Divide-by-Two Clock Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−4

External Multiply-by-One Clock Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−5

Memory Read

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−6

Memory Write

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−7

Parallel I/O Port Read

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−8

Parallel I/O Port Write

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−9

Memory Read With Externally Generated Wait States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−10

Memory Write With Externally Generated Wait States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−11

I/O Read With Externally Generated Wait States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−12

I/O Write With Externally Generated Wait States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−13

HOLD and HOLDA Timings (HM = 1)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−14

Reset and BIO Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−15

Interrupt Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−16

MP/MC Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−17

IACK Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−18

XF Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−19

TOUT Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−20

McBSP Receive Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−21

McBSP Transmit Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−22

McBSP General-Purpose I/O Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6−23

McBSP Timing as SPI Master or Slave: CLKSTP = 10b, CLKXP = 0

. . . . . . . . . . . . . . . . . . . . . . . .

6−24

McBSP Timing as SPI Master or Slave: CLKSTP = 11b, CLKXP = 0

. . . . . . . . . . . . . . . . . . . . . . . .

TMS320UC5405 Datasheet(PDF) 7 Page - Texas Instruments

TMS320UC5405 Datasheet(HTML) 7 Page - Texas Instruments

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77

Datasheet Download

Link URL