TMS320VC5401 datasheet(7/81 Pages) TI

7 / 81 page

Figures

December 2000 − Revised February 2004

SPRS153C

List of Figures

Figure

Page

2−1

144-Ball GGU MicroStar BGA (Bottom View)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2−2

144-Pin PGE Low-Profile Quad Flatpack (Top View)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−1

TMS320VC5401 Functional Block Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−2

Memory Map

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−3

Processor Mode Status (PMST) Register

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−4

Extended Program Memory

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−5

Software Wait-State Register (SWWSR) [Memory-Mapped Register (MMR) Address 0028h]

. . .

3−6

Software Wait-State Control Register (SWCR) [MMR Address 002Bh]

. . . . . . . . . . . . . . . . . . . . . . .

3−7

Bank-Switching Control Register (BSCR), MMR Address 0029h

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−8

HPI8 Memory Map

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−9

Pin Control Register (PCR)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−10

DMA Memory Map

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−11

IFR and IMR Registers

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−1

3.3-V Test Load Circuit

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−2

Internal Oscillator With External Crystal

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−3

External Divide-by-Two Clock Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−4

External Multiply-by-One Clock Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−5

Memory Read (MSTRB = 0)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−6

Memory Write (MSTRB = 0)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−7

Parallel I/O Port Read (IOSTRB = 0)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−8

Parallel I/O Port Write (IOSTRB = 0)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−9

Memory Read With Externally Generated Wait States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−10

Memory Write With Externally Generated Wait States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−11

I/O Read With Externally Generated Wait States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−12

I/O Write With Externally Generated Wait States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−13

HOLD and HOLDA Timings (HM = 1)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−14

Reset and BIO Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−15

Interrupt Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−16

MP/MC Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−17

IAQ and IACK Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−18

XF Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−19

TOUT Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−20

McBSP Receive Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−21

McBSP Transmit Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−22

McBSP General-Purpose I/O Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5−23

McBSP Sample Rate Generator Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

TMS320VC5401 Datasheet(PDF) 7 Page - Texas Instruments

TMS320VC5401 Datasheet(HTML) 7 Page - Texas Instruments

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81

Datasheet Download

Link URL