Electronic Components Datasheet Search
  English  ▼
ALLDATASHEET.NET

X  

Preview PDF HTML

TMS320VC5401 Datasheet(PDF) 9 Page - Texas Instruments

Click here to check the latest version.
Part # TMS320VC5401
Description  Fixed-Point Digital Signal Processor
PDF  81 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
Manufacturer  TI [Texas Instruments]
Direct Link  http://www.ti.com
Logo TI - Texas Instruments

TMS320VC5401 Datasheet(HTML) 9 Page - Texas Instruments

Back Button TMS320VC5401 Datasheet HTML 5Page - Texas Instruments TMS320VC5401 Datasheet HTML 6Page - Texas Instruments TMS320VC5401 Datasheet HTML 7Page - Texas Instruments TMS320VC5401 Datasheet HTML 8Page - Texas Instruments TMS320VC5401 Datasheet HTML 9Page - Texas Instruments TMS320VC5401 Datasheet HTML 10Page - Texas Instruments TMS320VC5401 Datasheet HTML 11Page - Texas Instruments TMS320VC5401 Datasheet HTML 12Page - Texas Instruments TMS320VC5401 Datasheet HTML 13Page - Texas Instruments Next Button
Zoom Inzoom in Zoom Outzoom out
 9 / 81 page
background image
Tables
9
December 2000 − Revised February 2004
SPRS153C
List of Tables
Table
Page
2−1
Terminal Assignments for the TMS320VC5401GGU (144-Pin BGA Package)
13
. . . . . . . . . . . . . . . .
2−2
Signal Descriptions
15
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−1
Standard On-Chip ROM Layout
21
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−2
Processor Mode Status (PMST) Register Bit Fields
23
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−3
Software Wait-State Register (SWWSR) Bit Fields
26
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−4
Software Wait-State Control Register (SWCR) Bit Fields
27
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−5
Bank-Switching Control Register (BSCR) Fields
28
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−6
Sample Rate Generator Clock Source Selection
32
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−7
Clock Mode Settings at Reset
33
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−8
DMA Interrupts
36
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−9
DMA Synchronization Events
36
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−10
DMA Channel Interrupt Selection
36
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−11
CPU Memory-Mapped Registers
37
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−12
Peripheral Memory-Mapped Registers
38
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−13
McBSP Control Registers and Subaddresses
39
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−14
DMA Subbank Addressed Registers
40
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−15
Interrupt Locations and Priorities
42
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−16
IFR and IMR Register Bit Fields
43
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−1
Thermal Resistance Characteristics
48
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−2
Input Clock Frequency Characteristics
49
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−3
Divide-By-2 Clock Option Timing Requirements
50
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−4
Divide-By-2 Clock Option Switching Characteristics
50
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−5
Multiply-By-N Clock Option Timing Requirements
51
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−6
Multiply-By-N Clock Option Switching Characteristics
51
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−7
Memory Read Timing Requirements
52
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−8
Memory Read Switching Characteristics
52
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−9
Memory Write Switching Characteristics
54
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−10
I/O Read Timing Requirements
56
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−11
I/O Read Switching Characteristics
56
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−12
I/O Write Switching Characteristics
57
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−13
Ready Timing Requirements for Externally Generated Wait States
58
. . . . . . . . . . . . . . . . . . . . . . . . .
5−14
Ready Switching Characteristics for Externally Generated Wait States
58
. . . . . . . . . . . . . . . . . . . . . .
5−15
HOLD and HOLDA Timing Requirements
62
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−16
HOLD and HOLDA Switching Characteristics
62
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−17
Reset, BIO, Interrupt, and MP/MC Timing Requirements
63
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−18
Instruction Acquisition (IAQ) and Interrupt Acknowledge (IACK) Switching Characteristics
65
. . . .
5−19
External Flag (XF) and TOUT Switching Characteristics
66
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−20
McBSP Transmit and Receive Timing Requirements
67
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−21
McBSP Transmit and Receive Switching Characteristics
67
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−22
McBSP General-Purpose I/O Timing Requirements
69
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−23
McBSP General-Purpose I/O Switching Characteristics
69
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−24
McBSP Sample Rate Generator Timing Requirements
70
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−25
McBSP Sample Rate Generator Switching Characteristics
70
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .



Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81


Datasheet Download

Go To PDF Page


Link URL



Does ALLDATASHEET help your business so far?  [ DONATE ] 

About Alldatasheet   |   Advertisement   |   Contact us   |   Privacy Policy   |   Link to Datasheet    |   Link Exchange   |   Manufacturer List
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com