UM0470

Contents

3/37

4.5

Software breakpoint mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

4.6

Timing description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

4.7

Abort . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

4.8

Data breakpoint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

4.9

Instruction breakpoint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

4.10

Step mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

4.11

Application notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

4.11.1

Illegal Memory access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

4.11.2

Forbidden stack access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

4.11.3

DM break . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

4.12

DM registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

4.12.1

DM breakpoint register 1 extended byte (DM_BKR1E) . . . . . . . . . . . . . 28

4.12.2

DM breakpoint register 1 high byte (DM_BKR1H) . . . . . . . . . . . . . . . . . 28

4.12.3

DM breakpoint register 1 low byte (DM_BKR1L) . . . . . . . . . . . . . . . . . . 28

4.12.4

DM breakpoint register 2 extended byte (DM_BKR2E) . . . . . . . . . . . . . 29

4.12.5

DM breakpoint register 2 high byte (DM_BKR2H) . . . . . . . . . . . . . . . . . 29

4.12.6

DM breakpoint register 2 low byte (DM_BKR2L) . . . . . . . . . . . . . . . . . . 29

4.12.7

DM control register 1 (DM_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4.12.8

DM control register 2 (DM_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

4.12.9

DM control/status register 1 (DM_CSR1) . . . . . . . . . . . . . . . . . . . . . . . 32

4.12.10

DM control/status register 2 (DM_CSR2) . . . . . . . . . . . . . . . . . . . . . . . 33

4.12.11

DM enable function register (DM_ENFCTR) . . . . . . . . . . . . . . . . . . . . . 34

4.12.12

Summary of SWIM, DM and core register maps . . . . . . . . . . . . . . . . . . 35

5

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36