UPSD3312D datasheet(14/272 Pages) STMICROELECTRONICS

14 / 272 page

Obsolete

Product(s)

- Obsolete

Product(s)

Obsolete

Product(s)

- Obsolete

Product(s)

List of tables

UPSD33xx

14/272

Doc ID 9685 Rev 7

Table 152.

Port C Enable Out register (address = csiop + offset 1Ah). . . . . . . . . . . . . . . . . . . . . . . . 218

Table 153.

Port D Enable Out register (address = csiop + offset 1Bh). . . . . . . . . . . . . . . . . . . . . . . . 218

Table 154.

Power Management Mode register PMMR0 (address = csiop + offset B0h) . . . . . . . . . . 225

Table 155.

Power Management Mode register PMMR2 (address = csiop + offset B4h) . . . . . . . . . . 226

Table 156.

Power Management Mode register PMMR3 (address = csiop + offset C7h) . . . . . . . . . . 226

Table 157.

Forced Power-down example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228

Table 158.

Function status during Power-up Reset, Warm Reset, Power-down mode . . . . . . . . . . . 233

Table 159.

PSD module example, typ. power calculation at VCC = 5.0 V (Turbo mode Off) . . . . . . . 243

Table 160.

Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245

Table 161.

Operating conditions (5 V devices) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246

Table 162.

Operating conditions (3.3 V devices) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246

Table 163.

AC signal letters for timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246

Table 164.

AC signal behavior symbols for timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247

Table 165.

Major parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248

Table 166.

Preliminary MCU module DC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249

Table 167.

PSD module DC characteristics (with 5 V VDD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250

Table 168.

PSD module DC characteristics (with 3.3 V VDD). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251

Table 169.

External PSEN or READ cycle AC Characteristics (3 V or 5 V device) . . . . . . . . . . . . . . 252

Table 170.

n, m, and x, y values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253

Table 171.

External WRITE cycle AC characteristics (3 V or 5 V device) . . . . . . . . . . . . . . . . . . . . . 253

Table 172.

External clock drive. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

Table 173.

A/D analog specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

Table 174.

CPLD combinatorial timing (5 V PSD module) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

Table 175.

CPLD combinatorial timing (3 V PSD module) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

Table 176.

CPLD macrocell synchronous Clock mode timing (5 V PSD module) . . . . . . . . . . . . . . . 256

Table 177.

CPLD macrocell synchronous Clock mode timing (3 V PSD module) . . . . . . . . . . . . . . . 257

Table 178.

CPLD macrocell asynchronous Clock mode timing (5 V PSD module) . . . . . . . . . . . . . . 258

Table 179.

CPLD macrocell asynchronous Clock mode timing (3timeV PSD module) . . . . . . . . . . . 258

Table 180.

Input macrocell timing (5 V PSD module) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259

Table 181.

Input macrocell timing (3V PSD module) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259

Table 182.

Program, WRITE and Erase times (5 V, 3 V PSD modules) . . . . . . . . . . . . . . . . . . . . . . 260

Table 183.

Port A peripheral data mode READ timing (5 V PSD module) . . . . . . . . . . . . . . . . . . . . . 261

Table 184.

Port A peripheral data mode READ Timing (3 V PSD module) . . . . . . . . . . . . . . . . . . . . 261

Table 185.

Port A peripheral data mode WRITE Timing (5 V PSD module). . . . . . . . . . . . . . . . . . . . 262

Table 186.

Port A peripheral data mode WRITE Timing (3 V PSD module). . . . . . . . . . . . . . . . . . . . 262

Table 187.

Supervisor Reset and LVD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262

Table 188.

ISC timing (5 V PSD module) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263

Table 189.

ISC timing (3 V PSD module) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264

Table 190.

I/O pin capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265

Table 191.

LQFP52 – 52-lead plastic thin, quad, flat package mechanical data . . . . . . . . . . . . . . . . 267

Table 192.

LQFP80 – 80-lead plastic thin, quad, flat package mechanical data . . . . . . . . . . . . . . . . 268

Table 193.

Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269

Table 194.

Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271

UPSD3312D Datasheet(PDF) 14 Page - STMicroelectronics

UPSD3312D Datasheet(HTML) 14 Page - STMicroelectronics

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL