AMD-K6 datasheet(5/346 Pages) AMD

5 / 346 page

Contents

20695H/0—March 1998

AMD-K6® Processor Data Sheet

Preliminary Information

5.39

RESET (Reset) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

5.40

RSVD (Reserved) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

5.41

SCYC (Split Cycle) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

5.42

SMI# (System Management Interrupt) . . . . . . . . . . . . . . . . 111

5.43

SMIACT# (System Management Interrupt Active) . . . . . . 112

5.44

STPCLK# (Stop Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

5.45

TCK (Test Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

5.46

TDI (Test Data Input) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

5.47

TDO (Test Data Output) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

5.48

TMS (Test Mode Select) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

5.49

TRST# (Test Reset) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

5.50

VCC2DET (VCC2 Detect) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

5.51

W/R# (Write/Read) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

5.52

WB/WT# (Writeback or Writethrough) . . . . . . . . . . . . . . . . 116

Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

6.1

Timing Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

6.2

Bus State Machine Diagram . . . . . . . . . . . . . . . . . . . . . . . . . 123

Idle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

Data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

Data-NA# Requested . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

Pipeline Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

Pipeline Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

Transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

6.3

Memory Reads and Writes . . . . . . . . . . . . . . . . . . . . . . . . . . 126

Single-Transfer Memory Read and Write . . . . . . . . . . . . . . . 126

Misaligned Single-Transfer Memory Read and Write . . . . . 128

Burst Reads and Pipelined Burst Reads . . . . . . . . . . . . . . . . 130

Burst Writeback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

6.4

I/O Read and Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

Basic I/O Read and Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

Misaligned I/O Read and Write . . . . . . . . . . . . . . . . . . . . . . . 135

6.5

Inquire and Bus Arbitration Cycles . . . . . . . . . . . . . . . . . . . 136

Hold and Hold Acknowledge Cycle . . . . . . . . . . . . . . . . . . . . 136

HOLD-Initiated Inquire Hit to Shared or Exclusive

Line . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

HOLD-Initiated Inquire Hit to Modified Line . . . . . . . . . . . 140

AHOLD-Initiated Inquire Miss. . . . . . . . . . . . . . . . . . . . . . . . 142

AHOLD-Initiated Inquire Hit to Shared or Exclusive

Line . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

AHOLD-Initiated Inquire Hit to Modified Line . . . . . . . . . . 146

AHOLD Restriction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

Bus Backoff (BOFF#) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

Locked Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Basic Locked Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Locked Operation with BOFF# Intervention . . . . . . . . . . . . 154

Interrupt Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156

AMD-K6 Datasheet(PDF) 5 Page - Advanced Micro Devices

AMD-K6 Datasheet(HTML) 5 Page - Advanced Micro Devices

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL