 |
Electronic Components Datasheet Search |
|
|
Electronic Components Datasheet Search |
|
TMS320VC5503 Datasheet(PDF) 7 Page - Texas Instruments |
|
|
|
|||||||||||||||||||||||||||||
TMS320VC5503 Datasheet(HTML) 7 Page - Texas Instruments |
|
|
7 / 123 page  Figures 7 April 2004 − Revised January 2005 SPRS245C List of Figures Figure Page 2−1 179-Terminal GHH Ball Grid Array (Bottom View) 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−2 144-Pin PGE Low-Profile Quad Flatpack (Top View) 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−1 Block Diagram of the TMS320VC5503 27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−2 TMS320VC5503 Memory Map (PGE Package) 29 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−3 TMS320VC5503 Memory Map (GHH Package) 30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−4 DMA_CCR Bit Locations 33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−5 External Bus Selection Register 35 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−6 Parallel Port Signal Routing 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−7 Parallel Port (EMIF) Signal Interface 39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−8 I/O Direction Register (IODIR) Bit Layout 40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−9 I/O Data Register (IODATA) Bit Layout 41 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−10 Address/GPIO Enable Register (AGPIOEN) Bit Layout 41 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−11 Address/GPIO Direction Register (AGPIODIR) Bit Layout 42 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−12 Address/GPIO Data Register (AGPIODATA) Bit Layout 42 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−13 EHPI GPIO Enable Register (EHPIGPIOEN) Bit Layout 43 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−14 EHPI GPIO Direction Register (EHPIGPIODIR) Bit Layout 43 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−15 EHPI GPIO Data Register (EHPIGPIODATA) Bit Layout 44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−16 System Register Bit Locations 45 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−17 IFR0 and IER0 Bit Locations 60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−18 IFR1 and IER1 Bit Locations 61 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−1 Device Nomenclature for the TMS320VC5503 64 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−1 3.3-V Test Load Circuit 72 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−2 Internal System Oscillator With External Crystal 73 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−3 Bypass Mode Clock Timings 75 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−4 External Multiply-by-N Clock Timings 77 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−5 Real-Time Clock Oscillator With External Crystal 77 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−6 Asynchronous Memory Read Timings 79 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−7 Asynchronous Memory Write Timings 80 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−8 Three SDRAM Read Commands 82 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−9 Three SDRAM WRT Commands 83 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−10 SDRAM ACTV Command 84 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−11 SDRAM DCAB Command 85 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−12 SDRAM REFR Command 86 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−13 SDRAM MRS Command 87 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−14 SDRAM Self-Refresh Command 88 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . |
|
Link URL |
| Does ALLDATASHEET help your business so far? [ DONATE ] |
About Alldatasheet | Advertisement | Contact us | Privacy Policy | Link to Datasheet | Link Exchange | Manufacturer List All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
English ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
