UM0434 datasheet(18/390 Pages) STMICROELECTRONICS

18 / 390 page

List of figures

UM0434

18/391

List of figures

Figure 1.

e200z3 block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Figure 2.

e200z3 programmer’s model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Figure 3.

e200z3 Programmer’s model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Figure 4.

System version register (SVR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Figure 5.

Relationship of timer facilities to the time base. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Figure 6.

Parallel signature unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

Figure 7.

Effective to real address translation flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194

Figure 8.

Virtual address and TLB-Entry compare process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196

Figure 9.

Granting of access permission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197

Figure 10.

e200z3 TLB1 organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198

Figure 11.

Victim selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199

Figure 12.

e200z3 block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207

Figure 13.

Pipeline diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209

Figure 14.

Instruction buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210

Figure 15.

Branch target buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

Figure 16.

Basic pipeline flow, Single-Cycle instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

Figure 17.

A load followed by a dependent add instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

Figure 18.

Back-to-Back load instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

Figure 19.

A load followed by a dependent store instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

Figure 20.

Basic pipeline flow, branch instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

Figure 21.

Basic pipeline flow, branch speculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

Figure 22.

Basic pipeline flow, Multi-Cycle instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

Figure 23.

Pipelined Load/Store instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

Figure 24.

Pipelined Load/Store instructions with Wait-State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

Figure 25.

mtspr, mfspr instruction Execution—(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216

Figure 26.

mtmysr, wrtee, wrteei instruction execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216

Figure 27.

DCR, MMU mtspr, mfspr, and MMU management instruction execution . . . . . . . . . . . . . 217

Figure 28.

Interrupt recognition and handler instruction execution . . . . . . . . . . . . . . . . . . . . . . . . . . 218

Figure 29.

Interrupt recog. & handler instruction exe-load/store in progress . . . . . . . . . . . . . . . . . . . 219

Figure 30.

Interrupt recog. & handler instruction exe-multi-cycle instruction abort . . . . . . . . . . . . . . 220

Figure 31.

Core signal groups . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237

Figure 32.

Example external JTAG register design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263

Figure 33.

Basic read Transfer—Single-Cycle reads, full pipelining . . . . . . . . . . . . . . . . . . . . . . . . . 267

Figure 34.

Read with Wait-State, Single-Cycle reads, full pipelining . . . . . . . . . . . . . . . . . . . . . . . . . 268

Figure 35.

Basic write Transfers—Single-Cycle writes, full pipelining . . . . . . . . . . . . . . . . . . . . . . . . 269

Figure 36.

Write with Wait-state, Single-Cycle writes, full pipelining . . . . . . . . . . . . . . . . . . . . . . . . . 270

Figure 37.

Single-Cycle reads, Single-Cycle write, full pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . 271

Figure 38.

Single-Cycle read, write, Read—Full pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272

Figure 39.

Multiple-Cycle reads with Wait-State, Single-Cycle writes, full pipelining. . . . . . . . . . . . . 273

Figure 40.

Multi-Cycle read with Wait-State, Single-Cycle write, read with Wait-State, full pipelining274

Figure 41.

Misaligned read, read, full pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275

Figure 42.

Misaligned write, write, full pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276

Figure 43.

Misaligned write, single cycle read transfer, full pipelining . . . . . . . . . . . . . . . . . . . . . . . . 277

Figure 44.

Burst read transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277

Figure 45.

Burst read with Wait-state transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278

Figure 46.

Burst write transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279

Figure 47.

Burst write with Wait-State transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279

Figure 48.

Burst read transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280

UM0434 Datasheet(PDF) 18 Page - STMicroelectronics

UM0434 Datasheet(HTML) 18 Page - STMicroelectronics

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL